(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭57-100723

⑤Int. Cl.³
H 01 L 21/265

識別記号

庁内整理番号 6851-5F ❸公開 昭和57年(1982)6月23日

発明の数 1 審査請求 未請求

(全 4 頁)

60 電子部品

②特 願 昭55---176480

❷出 願昭

昭55(1980)12月16日

@発明者滿山博行

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内 @発 明 者 久保正照

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

仍代 理 人 弁理士 井上一男

明 細 書

1. 発明の名称

電子部品

2. 特許請求の範囲

半導体基板にイオン打込みにより形成された活性領域と、前記活性領域を被覆する絶縁層と、少くとも前記活性領域上に前記絶録層を介して被着されかつ接地ないしマイナスのレベルに接続された導電被膜とを具備した電子部品。

3. 発明の詳細な説明

この発明は電子部品にかかり、特に半導体差板 にイオン打込みを施して形成される活性領域の 汚染を防止する改良構造に関する。

最近の電子部品はその能動素子、受動素子に対し、特にIC、LSI等を含めて高密度化を達成するために、半導体基板に活性領域を形成する拡散 法にかわりイオン打込み法が多く用いられる傾向 にある。例えばトランジスタのセルフアラインゲート構造(Pチャネル、NチャネルC/MO8 ー ア ルミゲート)、配銀抵抗さらに電圧分割抵抗等が あり、一方品質面から見てますます高信頼性が要求され特に 汚染による変動、耐湿性の問題が取り上げられている。

従来電子部品における抵抗、トランジスタの構 造と不純物を模型状に夫々第1図および第2図に、 また、各断面図と透視的に示す上面図を第4図な いし第6因に示す。まず、第1図および第3図と 第4図に抵抗の構造を示し、N型のシリコン基板 (1)にイオン打込みによつて P 層(2)を設け抵抗を形 成したもので、との抵抗は両端に拡散形成された p*層(3)。(3)と電気的に接続し基板の表面の電極層 (11).(1ĺ) に接続し準出される。また、基板の表 面には絶縁層(4)。(4jがSiOz、PSG(リンシリケー トガラス)などで形成され、さらにエポキシのよ うかモールド樹脂階(5)によつて被覆されている。 次に、第2因および第5因と第6因にアルミゲー トモスPBTを示しN型シリコン差板(fiにソース領 **は、ドレイン領域(6)。(7)がセルフアライン形成さ** れ、ゲート酸化度(8)を介してアルミニウムのゲー ト電極(9)が設けられている。また、(12x)はソー

ス電框、(12d)はドレイン電框でさらに絶縁層(d)、モールド樹脂層(b)等によつて被覆保養されているが、これら絶縁層の 8iO₂、モールド樹脂の一例のエポキシ樹脂等にはゲートに印加されるマイナス電圧に引かれて Na*イオンが集まり、 P*イオン打込層(10)、(10)の濃度が変化する。そして、トランシスタの特性が変動するなどの重大な障害をもたらす。

この発明は上に述べた従来の問題点を改良する ためのもので、半導体基板にイオン打込み形成さ れた低濃度の活性領域に対し、この濃度を不所望 に変える不純物の影響から防護する電子部品の構 造を提供するものである。

たにとの発明を実施例につき詳細に説明する。 まず、基板にイオン打込みして形成した P 層を抵抗とするものを第7 図および第8 図に示す。 この 第7 図および第8 図は前配従来の第3 図および第 4 図に対応するもので、基板および絶縁層につい ては変らないので図面に同じ符号をつけて説明を 名略する。この実施例では基板(1)にイナン打込み 形成された P層(2)の上方に絶録層(4)、(4)を介してアルミニウムまたはポリシリコン等の運電被膜のが設けられ接地またはマイチスのレベルに接続されている。また、落板に形成されたトランジスタの例えばアルミゲートモスPBTを第9 図および第10 図に示す。この第9 図および第10 図は前配従来の第5 図および第6 図に対応するもので、変らない部分は配面に同じ符号をつけて示し説明を名。略する。この実施例では素板(1)のイオン打込み層の P層(10)、(16)にこの上部の絶験層(4)、(4)を介してアルミニウムまたはポリシリコン等の運電被膜(20)が設けられて揺地またはマイナスのレベルに接続されている。

この発明によれば、イナン打込み形成された「 層がNifイオンによつて汚染されるのを防止するために、裏電検膜を設けるとともにこれを接近また はマイナスのレベルに接続してNifイオンを吸着 固定している。このため電子部品の電気的特性 が良好に得られるとともに長期にわたり品質が 保証できるという影響な利点がある。またとの発

明は実施が容易であるとともに材料費も康価に達 成できる利点もある。

4. 図面の簡単な説明


第1図もよびな2回は電子部品における抵抗、トランジスクの構造と不純物とを模型状に示す断面図、第3図ないし第6図は従来の電子部品の一部を示し、第3図は抵抗の断面図、第4図は抵抗の断面図、第4図はトランジスタを透視的に示す上面図、第5図はトランジスタを透視の断面図、第8図は現抗を透視的に示す上面図、第9図はトランジスタの形面図、第10図はトランジスタを透れ的に示す上面図である。

シリコン差板


2.10.10 P 届 (イオン打込み屬)

20,26 導電被膜


代理人 弁理士 井 上 一 男





र १ ह





罗马丘




















1901268

CLIPPEDIMAGE= JP357100723A

PAT-NO: JP357100723A

DOCUMENT-IDENTIFIER: JP 57100723 A

TITLE: ELECTRONIC PARTS

PUBN-DATE: June 23, 1982

INVENTOR-INFORMATION:

NAME

. . . `

MITSUYAMA, HIROYUKI

KUBO, MASATERU

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY N/A

APPL-NO: JP55176480

APPL-DATE: December 16, 1980

INT-CL (IPC): H01L021/265

US-CL-CURRENT: 438/FOR.330,438/103

ABSTRACT:

PURPOSE: To prevent the variation in the characteristics of

a transistor by

forming an insulating layer for protecting the active

region of low density

formed by an ion implantation in a semiconductor substrate

from the influence

of impurity varying the density.

CONSTITUTION: In a semiconductor substrate are provided an

active region formed

by ion implantation, insulating layers 4, 4' covering the

active region, and

conductive films 20, 20' connected to ground or negative

level and covered via

the insulating layers. For example, a conductive film 20

of aluminum or

polysilicon is formed via insulating layers 4, 4' on a P

type layer 2 formed by

ion implantation on the substrate 1, is connected to ground

or negative level

to adsorb fixedly Na<SP>+</SP> ions, thereby improving the

electric

characteristics of the electronic part and proving the quality over long period of time.

COPYRIGHT: (C) 1982, JPO&Japio